当前位置:主页 > flash模块 >

近乎完美的DDS正弦波信号音生成器 下

时间:2020-09-15 10:51 来源:未知 作者:QQ克隆

编者按:在测试和验证分辨率高于16位的高精度快速模数转换器(ADC)的交流性能时,需要用到近乎完美的正弦波生成器,该生成器至少支持0 kHz至20 kHz音频带宽。通常会使用价格高昂的实验室仪器仪表来执行这些评估和特性表征,例如Audio Precision提供的音频分析仪AP27xx或APx5xx系列。大多数情况下,24位或更高分辨率的现代高速SAR和宽带Σ-Δ ADC都采用单电源和全差分输入,因此要求用于DUT的信号源具备准确的直流和交流性能,同时提供全差分输出(180°错相)。

同样,这款交流生成器的噪声和失真水平应该远优于这些ADC的规格,根据大部分供应商提供的规格,其本底噪声水平远低于 –140 dBc,失真水平低于–120 dBc,输入信号音频率为1 kHz或2 kHz,最高可达20 kHz。有关适合高分辨率带宽ADC的典型测试台的典型测试配置,请参考图1。最关键的元件就是正弦波生成器(单信号音或多信号音),其中基于软件的直接数字频率合成器(DDS)可以提供完全的灵活性、极高的频率分辨率和时钟同步性能,利用数据采集系统来执行相干取样,以避免泄漏和FFT窗口滤波。

本文引用地址:http://www.eepw.com.cn/article/202008/417535.htm

因为成本只有音频精密分析仪的几分之一,所以能够基于直接数字频率合成(DDFS)原理设计非常精准的正弦波生成器,但需要通过软件在SHARC?处理器等浮点DSP处理器上实现。一个相当快的浮点DSP将能满足实时性要求,以及所有算法和处理条件,以达到先进的SAR ADC所设置的失真和噪声性能水平。通过利用SHARC内核架构的全字数据长度(32位或64位定点格式)来实施NCO相位累加,利用专有的40位浮点扩展精度来执行正弦近似函数,以及利用数字滤波器来确定频谱形状,量化效应(回转噪声和截断噪声)得到大幅降低,与用于信号重构的数模转换器(DAC)缺点相比,这种效应可以忽略不计。

重构DAC:关键之处!

首先可能会选择具备出色的非线性误差(INL和DNL)规格的高精度DAC,例如出色的20位高精度DACAD5791。但是它的分辨率只有20位,而且其R-2R结构不支持实施信号重构,特别是产生非常纯的正弦曲线,这是因为在输入代码转换期间,它存在很大毛刺。传统的DAC架构基于二进制加权电流发生器或电阻网络构建,对数字直通和数字开关损伤(例如外部或内部时序摆动),以及数字输入位的其他开关不对称非常敏感,特别是在会导致能量变化的重大转变期间。这就产生了与代码相关的瞬态,从而产生高幅度谐波杂散。

在20位以上的分辨率下,使用外部超线性快速采样和保持放大器对DAC输出去毛刺并无太大帮助,这是因为它在几十LSB下会生成自己的瞬态,且会因为重采样产生组延迟非线性。信号重构主要存在于通信应用,通过使用分段架构(混合适用于MSB的完全解码部分和适用于最低有效位的二进制加权元件)来解决毛刺问题。遗憾的是,目前还没有超过16位精度的商用DAC。与NCO完全可预测的行为不同,DAC误差难以预测和准确仿真,尤其是当制造商的动态规格很小或者不存在时,但专用于音频应用的DAC或ADC除外。插值过采样和多位∑-? DAC似乎是唯一的解决方案。这些先进的转换器具有高达32位的分辨率、超低失真和高信噪比,是在中低带宽内实施信号重构的最佳选择。为了在音频频谱或稍宽的频段(20 kHz或40 kHz带宽)内实现出色的噪声和失真性能,可以使用ADI公司产品系列中杰出的∑-? DAC产品,音频立体声DACAD1955, 虽然分辨率最高为24位,这款DAC仍然是市场上非常受欢迎的音频DAC。

这款音频DAC于2004年推出,基于多位Σ-Δ调制器和过采样技术,配合各种技巧,用于缓解这种转换本身固有的失真和其他问题。8

即使目前,AD1955采用的插值LP FIR滤波器仍然是同类出色产品。它具有极高的阻带衰减(≈–120 dB)和极低的带内波纹(≈±0.0001 dB)。它的两个(左侧和右侧通道)DAC可以以最高200 kSPS速度运行,但在48 kSPS和96 kSPS时实现最佳交流性能,其动态范围以及立体声模式下的SNR,都支持典型的EIAJ标准、A加权120 dB系数。在单声道模式下,两个通道同时异相组合,性能有望提高3 dB。但是,对于宽带应用,这些规格不太实际,这是因为它们是合成的,带宽范围在20 Hz至20 kHz之间。带外噪声和杂散不会超过20 kHz,部分是因为EIAJ标准、A加权滤波器和音频行业规格定义。这种满足特定音频测量要求的带通滤波器模拟人耳的频率响应,与未滤波的测量值相比,性能提高3 dB。

275325_fig-06.jpg

图6.LTspice仿真AD1955 EVB三阶抗混叠滤波器(立体声配置)的频率响应。

DDFS硬件演示平台:采用AD1955实现正弦波重构

整套DDFS使用两个评估板实现,一个支持DSP处理器,一个适用于采用AD1955 DAC进行模拟信号重构。选择第2代SHARC ADSP-21161N评估板的原因在于其可用性、易用性,以及适合任何音频应用的精简配置。目前仍在量产的ADSP-21161N于不久之前设计,支持工业高端消费电子和专业音频应用,提供高达110 Mips和660 MFlops,或220 MMACS/s容量。与最新一代的SHARC处理器相比,ADSP-21161N最大的不同在于它采用较短的3级指令管道、一个片内1 Mb三端口RAM,以及数量更少的外设。精准信号音生成器的最后和最关键的级基于AD1955评估板,该板必须从软件NCO提供的样本中,以完全还原的方式重构模拟信号。这个评估板带有一个抗混叠滤波器(AAF),优化音频带宽来满足Nyquist标准,除了常用的S/PDIF或AES-EBU接收器外,还配有两个串行音频接口,用于支持PCM/I2S和DSD数字流。PCM/I2S串行链路连接器用于将AD1955 DAC板连接到ADSP-21161N EVB的串行端口1和3连接器(J)。这两个板都可以配置为采用I2S PCM或DSP模式,以48 kSPS、96 kSPS或192 kSPS采样速率运行。DSP串行端口1生成左右通道数据、字选择或左/右帧同步,以及双频DAC的数字输入接口所需的SCK位时钟信号。串行端口3仅用于生成运行DAC内插滤波器和Σ-Δ调制器所需的DAC主时钟MCLK,调制器以比输入采样频率(48 kSPS)快256倍(默认)的速度运行。由于所有DAC时钟信号都由DSP生成,所以使用Crystek提供的超低噪声振荡器CCHD-957替代了板原有的低成本爱普生时钟振荡器。其相位噪声在1 kHz下可能低至–148 dB/Hz,适用于24.576 MHz输出频率。

在模拟输出端,有源I/V转换器必须用于在恒共模电压下(通常为2.8 V)保持AD1955电流差分输出,以最大限度减少失真。像AD797 这样的超低失真和超低噪声的高精度运算放大器能够满足此需求,还可用于处理模拟信号重构。 由于两个差分输出由DSP分别处理,因此选择了具有AAF拓扑结构的立体声输出配置,而不是单声道模式。这个AAF使用LTspice? XVII进行仿真,结果如图6所示。由于滤波器的最后一部分是无源的,所以应该像最近推出的ADA4945那样增加一个有源差分缓冲级。这种具备低噪声、超低失真、快速建立时间特性的全差分放大器是近乎完美的驱动任何高分辨率SAR和Σ-Δ ADC的DAC配件。ADA4945具有相对较大的共模输出电压范围和出色的直流特性,可以提供出色的输出平衡,有助于抑制偶数阶谐波失真产品。

EVB三阶滤波器的–3 dB截止频率为76 kHz,在500 kHz下仅衰减–31 db。这款低通滤波器具备出色的带内平坦性,但带外衰减必须大幅改善,即使是限于纯粹的重构音频应用。要抑制DAC成型噪声和调制器时钟频率MCLK,就必须满足这一点。根据软件DDS的具体使用,用于单信号音生成器或任意波形生成器(生成复杂波形时为AWG),必须优化AAF,以解决带外衰减或群延迟失真。以大家熟悉的SRS DS360超低失真函数生成器为例进行比较,采用7阶Cauer AAF可达到类似的采样速率。信号重构由AD1862完成,后者是一款串行输入20位分段R-2R DAC,适用于数字音频应用。AD1862在高达768 kHz (×16 fS)频率下可以保持20位字采样速率,且具备出色的噪声和线性度。它支持单端电流输出,所以能够使用最出色的放大器来实施外部I-V转换。

AD1955和SHARC DSP组合针对多种高分辨率SAR ADC实施测试,例如AD4020,其中未设置外部可选无源滤波器。默认情况下,基础AD4020评估板除了板载ADA4807驱动器之外,并无其他选项可用。用于在V_REF/2共模电压下偏置ADC输入的简单电路提供相当低的300 Ω输入阻抗,需要使用信号隔离、交流耦合,或使用外部差分放大器模块,例如EVAL-ADA4945-1。电路笔记CN-0513中描述的AD4020参考设计板就是一项不错的选择。它包含一个分立式可编程增益仪表放大器(PGIA),提供高输入阻抗,支持±5 V差分输入信号(G = 1)。虽然这些AD4020板和它们的SDP-H1控制器不支持相干采样采集,但它们具备出色的样本波形捕捉长度,最高可达1M。因此,可以实现具备可选窗口的FFT,提供出色的频率分辨率和低本底噪声。例如,对于7项Blackman-Harris窗口,图7中所示的1 Mpts FFT图描述了AD1955在生成的990.059 Hz正弦波下的失真水平。二次谐波是350 kHz带宽内–111.8 dBc下的最大失真分量和最大杂散。但是,在考虑整个806 kHz ADC Nyquist带宽时,SFDR受∑-? DAC调制器、内插滤波器频率和其二次谐波(384 kHz和768 kHz)限制。

在相同条件下,对传统的AD1862进行测试,结果显示频率行为略微不同。在差分配置下,两个20位DAC的时钟速度约为500 kSPS,在1.130566 kHz下,本底噪声为–151 dBFS,正弦输出水平为12 V p-p时的THD为–104.5 dB。在AD4020 Nyquist带宽(806 kHz)下,SFDR接近106 dB,受三阶谐波限制。DAC重构滤波器基于两个AD743 低噪声FET放大器,与AD1955评估板中的滤波器一样,属于三阶滤波器,但是-3 dB时的截止频率为35 kHz。

为了变得有效,基于DDS的生成器需要采用不错的滤波器,支持在约250 kHz下实现大于100 dB衰减,以生成达到25 kHz CW信号频率范围的直流。这可以使用六阶切比雪夫滤波器实现,甚至使用用于显示出色带内平坦度的六阶巴特沃兹低通滤波器实现。滤波器阶将被最小化,以限制模拟级的数量和问题点,例如噪声和失真。

275325_fig-07.jpg

图7.从1 M点FFT分析中可以看出,在低于–111 dBc下具备不错的失真性能,在1 kHz输入频率下,10 kHz至200 kHz频段内出现最大杂散。本底噪声约为–146 dBFS。

结论

在标准评估板上实施的初级和开箱即用测试显示,用于传统正弦波CW生成的基于处理器的DDS技术要实现高性能指日可待。通过精心设计重构滤波器和模拟输出缓冲级,可以实现–120 dBc谐波失真系数。基于DSP的NCO/DDS不只受到单信号音正弦波生成限制。通过使用具备合适的截止频率,且无其他硬件变更的优化AAF(贝塞尔或巴特沃兹),同样的DSP和DAC组合可用作高性能AWG来生成任何类型的波形,例如,完全合成可设置参数的多信号音正弦波(可以完全控制每个分量的相位和幅度)来实施IMD测试。

由于浮点算法对于要求高精度和/或高动态范围的应用至关重要,如今,低成本ADSP-21571或SoCADSP-SC571(ARM?和SHARC)等SHARC+ DSP处理器实际上是业界的实时处理标准,支持最高10 MSPS的合计采样速率。双SHARC内核和其硬件加速度计采用500 MHz时钟频率,可以提供高于5 Gflops的计算性能和数十个内部专用SRAM,后者是生成各种波形,以及实施复杂的分析处理需要的基本组成部分。此类应用表明,在实施精准的数字信号处理时,并非一定要系统性地使用硬件可编程解决方案。得益于ADI公司的CCES、VDSP++ C和C++编译器,以及全套仿真器和实时调试器,浮点处理器及其整个开发环境可以快速轻松地从仿真器(例如MATLAB)移植代码,以及快速实施调试。

参考文献

1 Joseph A. Webb。美国专利US3654450,1970年4月。

2 Joseph Tierney、Charles M. Rader、Bernard Gold。“数字频率 合成器。”IEEE 音频和电声学论文集,第19卷第1期,1971年3月。

3 Jim Williams、Guy Hoover。AN-132:用于验证纯度的A→D 转换器保真度测试。ADI公司,2011年2月。

4 John F. Hart。计算机逼近算法。Krieger出版公司,1978年。

5 William J. Cody、William Waite。初等函数 软件手册。Prentice-Hall, Inc.,1980年。

6 Robin Green。“更快的数学函数,第2部分介绍。”Sony Computer Entertainment America,2016年5月。

7 Henry T. Nicholas、Henry Samueli。“存在相位累加器截断时的直接数字频率合成器的输出频谱分析。”IEEE,1987年5月。

8 Robert Adams、Khiem Nguyen、Karl Sweetland。“支持分段噪声扰码的113 dB SNR过采样DAC。”IEEE,1998年2月。

ADSP-21000系列应用手册,第1卷。ADI公司,1994年5月。

数字信号合成技术教程。ADI公司,2001年3月。

Butler, Oscar。“2017年夏季实习报告:高精度过采样20位超低功率采集系统。”(ADI公司,2017年)

Crawford, James A. Advanced Phase-Lock Applications: Frequency Synthesis. AMI, LLC, May 2011.

Crawford, James A。高级锁相应用:频率合成。AMI, LLC,2011年5月。

评估板用户指南UG-048。ADI公司,2010年2月。EV-4020-REF-DGNZ参考设计板用户指南UG-1280。

ADI公司,2019年5月。

Goldberg, Bar-Giora。频率合成数字技术。McGraw-Hill,1995年8月。

Ds360型超低失真函数发生器。Stanford Research Systems,1999年。

Symons, Pete。数字波形生成。剑桥大学出版社,2013年11月。

AD1862数据手册。ADI公司,2011年7月。

1241-2010 - 模数转换器术语和测试方法的IEEE标准。IEEE,2011年1月。

作者简介

Patrick Butler是ADI公司南欧销售集团的一名现场应用工程师,为法国全球市场和部分ADEF客户提供支持。从1984年至今,他一直在ADI公司工作,主要负责DSP构建模块IC以及高速转换器的开发。在此以前,他在法国圣艾蒂安斯伦贝谢公司ATE部门工作了5年,任设计工程师,之后法国南特Matra-MHS、AMD和Harris SC-Intersil担任多个应用工程师和FAE职位。如今,他的主要爱好是收集老式音响组件,在两个儿子的帮助下,动手制作高效的有源喇叭扬声器系统。